EthicVault es la capa de gobernanza determinista entre la IA y el mundo real. Cada acción se mide, se vincula a una prueba y se valida en orden estricto; luego se aprueba, se audita o se bloquea. La misma entrada, el mismo veredicto, siempre. En software para la empresa y en silicio en el edge.
Acción candidata
wire.transfer.execute · $2.4M
Veredictos deterministas
Latencia media de decisión
Potencia media ASIC · pre-silicio
Gobernanza ligada a la política
Nuestro Policy Compiler convierte tus políticas aprobadas por el consejo —no un marco nuevo— en una frontera de ejecución determinista. Creado a medida para los sectores que responden ante un mandato.
Desde el momento en que un modelo propone una acción hasta el momento en que esa acción toca el mundo, la custodia nunca abandona la arquitectura: medida, clasificada, decidida y probada.
Dominio no confiable
Resonance Engine
Friction Gate
Policy Engine
WORM Audit Chain
Cada salida de la IA se puntúa —en una sola decisión— frente a una referencia aprobada y a otra prohibida, corrigiendo antes la distorsión del espacio de embeddings. Las salidas que solo parecen pertinentes se separan de las que están genuinamente alineadas.
Un clasificador determinista de tres niveles —PASS, AUDIT, BLOCK— calculado en aritmética de punto fijo frente a umbrales congelados. La prioridad del veto absoluto es innegociable por diseño.
El único componente con autoridad para decidir, y actúa exclusivamente sobre un estado vinculado a prueba tras superar, en orden estricto, la validación de esquema, ancla de prueba y anti-repetición.
Cada veredicto se serializa, se aplica hash y se ancla bajo una raíz de Merkle en almacenamiento de una sola escritura. Años después, un examinador reproduce cualquier decisión byte a byte.
Las barreras probabilísticas dan respuestas distintas en días distintos. Los veredictos de EthicVault son funciones matemáticas de un estado congelado: reproducibles byte a byte, años después, ante un examinador.
Arquitectura protegida por solicitudes de patente de EE. UU. en trámite: método y silicio.
puntos básicos
La ambigüedad del punto flotante se elimina en la frontera: cada variable de gobernanza se escala a enteros en el rango 0–10 000. La misma remisión produce los mismos bits en cualquier CPU, GPU o backend JIT.
validaciones ordenadas
Esquema → ancla de prueba → anti-repetición. El motor de políticas no contiene ninguna ruta de código que llegue a la evaluación de umbrales sin que las tres tengan éxito; un fallo en cualquier punto es un BLOCK arquitectónico.
Cada salida se puntúa frente a ambas; el veredicto sigue el margen.
Alta coherencia con la referencia aprobada, baja con la prohibida: un margen amplio y limpio. La acción se aprueba.
Ablación controlada
Mismo conjunto reservado, misma calibración amplia, misma arquitectura. Cambió una sola variable: si la salida se evalúa solo frente a una referencia aprobada, o frente a una aprobada y otra prohibida en la misma decisión.
Referencia única
Cuatro casos prohibidos superaron la puerta mientras todos los legítimos pasaban. La métrica de superficie no muestra nada anómalo.
Doble referencia
Todos los casos prohibidos bloqueados, sin perder ninguno legítimo. La segunda referencia fue lo que cerró la brecha.
Del informe interno de evidencia técnica: un experimento controlado sobre un conjunto reservado sintético, en fase de prototipo y con muestra limitada. Evidencia direccional para la arquitectura, no una estimación de precisión operativa, y no reproducida por un tercero.
03 · Garantía
Despliega on-premises, en entorno aislado (air-gapped) o en una VPC privada de un solo inquilino. Los datos de los clientes nunca entrenan modelos, las claves siguen siendo tuyas y cada veredicto se ancla en almacenamiento a prueba de manipulaciones. Lee el informe de seguridad →
Aún sin auditar — informe en la GA
Construido sobre el conjunto de controles — sin certificar
Medidas del art. 32 por diseño
Evidencia para tu obligación
04 · La línea de silicio
Un guardián de software comparte su procesador con el modelo que vigila. Nuestra línea de hardware lleva la barrera al chip: un restrictor de ejecución se sitúa eléctricamente en serie con la ruta de actuación, no conductor por defecto, y solo cierra el circuito ante una disposición de aprobación vinculada a prueba.
Las cifras de potencia son estimaciones pre-silicio de un flujo PDK abierto de 130 nm, no medidas sobre silicio: 1,382 mW en activo, 7,23 µW en reposo con reloj bloqueado y menos de 1 mW como media sobre un ciclo de trabajo especificado. Las plataformas FPGA están dominadas por la fuga estática y no bajan de 1 mW.
El restrictor se sitúa en serie con el controlador de estimulación: un impulso terapéutico físicamente no puede dispararse sin una disposición de aprobación. Pestillo reversible de cierre a prueba de fallos con rearme auditado.
Los comandos de política de conducción de la IA atraviesan la barrera antes del bus de actuadores. Un comando bloqueado lleva el vehículo a un estado seguro fail-operational; cada disposición queda registrada.
Alimentado por completo desde el campo del lector: la autorización de la transacción se retiene salvo que la salida del modelo de riesgo en el propio chip supere la validación. Sin batería, sin red, sin anulación.
En qué punto está
Funciona
La barrera se construyó sobre hardware de Xilinx y después se volvió a construir sobre hardware de Intel — otra empresa, otro proceso de fabricación. Se le dieron 330 casos de prueba. Ambos dieron la misma respuesta a todos.
El chip está dibujado
El diseño físico está terminado: alrededor de medio milímetro de lado, menos de un milivatio para funcionar. Todas las comprobaciones automáticas que una fundición exige antes de fabricar un diseño salieron con cero errores.
No se ha fabricado
No se ha producido ninguna oblea. Las cifras de tamaño y consumo vienen del diseño terminado, no de un chip que alguien haya sostenido. Preferimos que lo lea aquí a que lo descubra más tarde.
Diseñado para entornos regulados
Estamos incorporando a un grupo selecto de instituciones reguladas. Solicita acceso empresarial anticipado y recibe una sesión técnica privada con nuestro equipo de ingeniería.